0.40 nm standard cell asic | onsemi-凯发登录

概览
产品介绍
安森美半导体sp40标准单元系列结合了不同标准单元、存储器及i/o选择以优化速度、占位面积及能耗性能,帮助符合客户目标。sp40还提供了多种ip选项,以支持多种应用。

特性
  • 技术定义:40 nm
  • 高达2亿逻辑门及350 mb sram
  • 极佳的性能:
    • 1250 mhz用于18 x 18乘法器
    • 1 k x 32 dpram仅0.7 ns延迟
    • 内核工作电压0.9、1.0、1.1 v
    • i/o单元支持1.5 v、1.8 v、2.5 v及3.3 v电压
  • 能耗:0.8 nw/mhz/gate (fo=0; vdd=1.0 v)
  • 结温范围:-40° c to 125° c
  • 成本驱动型架构:
    • 多达9层金属(包括rdl)
    • 线邦定封装用于中低i/o数量的器件
    • 倒装芯片封装用于较大i/o数量的器件或高性能应用
  • 标准单元库:
    • 通用及低功耗技术
    • 多种通道尺寸
    • 不同供电电压用于不同电压岛
    • 多种vt选择
  • i/o单元选择:
    • gpio
    • 收发器:pci, i2c, lvds, sstl, hstl, pecl, mii, cml
    • 长、短、同轴(in-line)、交错(staggered)及区域(area) i/o
  • 支持的存储器:
    • 同步单端口、双端口、寄存器文件、rom
    • otp及电子熔丝
    • sram修复特性用于提供高良率
    • 系统存储器内bist
    • 可选闪存及dram
  • 存储器接口:
    • ddr1、2和3接口
    • mddr 接口
    • sd卡接口
    • pcmcia
  • 通信接口:
    • pcie一代、二代及三代
    • xaui, sata
    • usb1、2及3
    • mipi m-phy 及d-phy
    • hdmi 1.3 及1.4
    • arm 经典系列(7,9,11),m系列,a系列,r系列
    • apb、ahb、axi接口
    • 其它处理器
  • 模拟单元
    • 数据转换器(adc, dac)
    • 乘法器
    • 比较器
    • 电源管理(稳压器)
    • 时序(pll)
  • 低功耗
    • 集成门控时钟
    • 多vt优化
    • 电压岛
    • 降低门极泄漏功率
  • 广泛的封装能力:
    • 0.5 mm至1.27 mm间距bga
    • csp, qfp, qfn, tqfp, plcc, lcc, jlcc
    • 带闪存、dram的堆叠封装
    • 可按要求提供高温老化测试(burn-in)能力
  • fpga转换专用存储器功能:
    • 输出寄存器模式,移位寄存器模式,fifo模式
    • 赛灵思先读后写及无变化模式
    • altera mram 尺寸
  • 丰富的可测试性设计(dft)方法:
    • 快速应用可测试性设计(dft)
    • 系统存储器内ibist及逻辑bist
    • ieee1149* 标准
    • dfm及dfq旨用用于dft途径
  • esd保护能力为2,000 v hbm、500 v cdm、200 v mm
  • 闩锁能力>200 ma @ 125° c
  • 提供多层光罩(mlr)
应用

sp40针对用于小至大批量的、、、及市场的数字asic产品。sp40工艺的高性能能力令其非常适用于高速应用,包括高性能arm 处理器、、通信接口及模拟单元。sp40配以,适合军需品、雷达系统、航空、安全通信、无线基础设施、工业控制、打印机及信息娱乐系统等应用。安森美半导体的rtl签核(signoff)、网表交递(hand-off)及可选规格切换流程支持快速及无缝地获得sp40设计。

针对的质量标准
sp40提供的制造选择包括itar及do-254支援,符合军事和航空应用的特定质量标准。

为现有产品提供第二供货源
安森美半导体的能力使sp40能为现有大批量产品提供高性价比的替代供货源。

fpga原型设计
安森美半导体基于丰富的经验,能够在单个sp40器件中集成采用fpga开发原型的asic设计,或那些部分开发原型的设计,或在fpga及、或usb接口等其它器件之间分割的设计。

安森美半导体也能为客户提供可采用fpga开发原型的丰富软ip库,进一步便利客户获得成本竞争力高、能耗低asic的流程以生产。

fpga转换
我们将扩展sp40产品路线图,支持0.9至1.1 v fpga器件,包括:

  • 完整i/o
  • 存储器特性兼容性
  • dll/pll 赞同性
  • 支持系统ip

asic设计工具及方法

支持安森美半导体asic的领先第三方软件平台:

  • cadence®
  • synopsys®
  • mentor graphics™

安森美半导体设计流程集成了领先的第三方设计工具及安森美半导体的专有工具,为提供灵活的设计接口,为提供rtl签核、asic网表,及为提供fpga设计。安森美半导体方法确保提供紧凑而良好匹配的设计至生产流程。安森美半导体的专职资深工程专家能够在设计流程的任何阶段协助客户。

  

更多信息请联系您。

your request has been submitted for approval.
please allow 2-5 business days for a response.
you will receive an email when your request is approved.
request for this document already exists and is waiting for approval.