c5: 0.5 µm 工艺技术-凯发登录

安森美半导体的c5工艺系列为5 v混合信号应用而优化,提供中等密度的高性能混合信号技术,能够集成复杂的模拟功能、数字成分及20 v能力。这工艺提供专用混合信号0.5 μm工艺的优势,但省下与bcd工艺额外掩膜步骤相关的成本。这0.5 µm工艺还提供低压晶体管,使其非常适合低功率应用。


特性

  • 2或3层金属
  • 多晶硅至多晶硅电容
  • eeprom
  • 肖特基二极管
  • 高压i/o – 12/20 v
  • 高电阻多晶硅
  • 低压模块

工艺特性

范围 价值
工作电压 5, 12 v
衬底材料 p型,bulk或epi
晶体管抽线长度 0.6 µm
门氧化物厚度 13.5 nm
触点/通孔尺寸 0.5 µm
接触门间距 3.9 µm
顶层金属厚度 675 nm

接触金属间距

范围 价值
第1层金属(metal 1) 1.5 µm
第2、3层金属(metal 2, 3) 1.6 µm
金属成分 tin/alcu/tin

工艺选择范例

范围 掩膜层数量*
标准cmos,带20 v延伸漏极(extended drain) 13/15
加双多晶硅电容 14/16
上述所有加1,000 ω/square电阻 15/17
上述所有加12 v门 16/18
上述所有加低vt器件 19/21
* 2 metal/3 metal.

器件特性

(所有值均是25°c下的典型值)

高压晶体管

12 v双门嵌套(nested)漏极
n沟道12 v (nu) 典型值 单位 p沟道2 v (pu) 典型值 单位
vt 0.95 v vt -1.6 v
idsat 450 µa/µm idsat -110 µa/µm
bvdss 19 v bvdss -14.5 v
20 v延伸漏极,15 v门
n沟道20 v (nx) 典型值 单位 p沟道20 v (pu) 典型值 单位
vt 0.95 v vt -1.65 v
idsat 400 µa/µm idsat -130 µa/µm
bvdss 28 v bvdss -28 v
20 v延伸漏极,5 v门
n沟道20 v (nt) 典型值 单位 p沟道20 v (pt) 典型值 单位
vt 0.75 v vt -1.0 v
idsat 145 µa/µm idsat -55 µa/µm
bvdss 28 v bvdss -28 v

标准晶体管

n沟道 典型值 单位 p沟道 典型值 单位
vt 0.7 v vt -0.9 v
idsat 450 µa/µm idsat -260 µa/µm

电阻

范围 典型值 单位
多晶硅 25 ω/square
多晶硅 1000 ω/square
n扩散 80 ω/square
p扩散 110 ω/square
n阱 855 ω/square

电容

多晶硅-多晶硅 典型值 单位
面积 0.9 ff/µm²
外围(periphery) 0.065 ff/µm

(所有值均是3.3 v、25°c下的典型值)

前工序数字设计 - 数字 前工序数字设计 - 模拟 – 通用设计信息(gdi)
综合库 设计规则
仿真库 spice模型
数字设计 - 高性能内核 数字设计 - 高突(tall)焊盘用于高i/o数量设计
4.2 k gates/mm² * 86 µm直列(in-line)焊盘间距
1.58 µw/mhz/gate 60 µm错合(staggered)焊盘间距
103 ps门延迟(双输入nand,扇出= 2) 558 µm焊盘高度
混合信号设计 - 混合信号内核
单独衬底总线用于降低数字噪声
7.4 k gates/mm² *
0.63 µw/mhz/gate
558 µm焊盘高度
128 ps门延迟(双输入nand,扇出= 2)
*已布线的门密度(routed gate density)。
混合信号短焊盘(short pad)用于高逻辑触点设计 混合信号中等高度焊盘
135 µm直列(in-line)焊盘间距 86 µm直列(in-line)焊盘间距
388 µm焊盘高度 567 µm焊盘高度

存储器选择

sram

单端口同步* 单端口同步*
191 µm²/bit (64 k bit 存储器) 567 µm²/bit (64 k bit 存储器)
*已编译

rom

异步*
14.65 µm²/bit (64 k bit 存储器)
* 已编译

eeprom

nastee (无额外步骤eeprom)
向量(vector) (1x4,最高1x32)
阵列(array) (2x4,最高32x32)
* compiled

cad 工具兼容性

数字设计
synopsys design compiler
cadence verilog
模拟设计
cadence dfii (4.4.6)
spectre
布局及布线
synopsys apollo,
cadence silicon ensemble
物理验证
mentor calibre

更多信息请联系您的.

your request has been submitted for approval.
please allow 2-5 business days for a response.
you will receive an email when your request is approved.
request for this document already exists and is waiting for approval.